Publication

POSTECH BEVIL LAB

Patent & IP

[국내 특허 출원] 반도체 레이아웃의 제너레이터 할당 방법, 할당 학습 방법 및 연산 장치
Year of publication
국내 특허 신청
Inventor
정순규, 김병섭
Application No.
1020230058398 특허-2023-0058398
Application date
2023.05.04
Registration No.
Registration date
Publication No.
1020240161375
Published date
2024.11.12
Agency
특허법인 아이시스
File
P2022200-01-KR.pdf (726.3K) 10회 다운로드 DATE : 2025-09-23 14:37:11
File
10-2023-0058398_과제정보보정서.pdf (221.3K) 1회 다운로드 DATE : 2026-01-08 15:45:24

{SEMICONDUCTOR LAYOUT TO GENERATOR ALLOCATION METHOD, ALLOCATION TRAINING METHOD AND COMPUTING APPARATUS}


기여율

ANALOG LAYOUT SW 고도화 및 RCD 실용화 지원 연구: 50%

PIM 고속 데이터 송수신을 위한 지능형 PHY 인터페이스 기술 개발: 50%