차세대 High-Speed Transmitter 구조 연구
페이지 정보
본문
과제명 : 차세대 High-Speed Transmitter 구조 연구
총 연구기간 : 2015년 7월 1일 ~ 2020년 6월 30일
지원기관 : 삼성전자
- 이전글고속 Persistent 메모리용 병렬 I/O 인터페이스 회로 22.05.02
- 다음글혁신성장연계 지능형반도체선도 기술개발 사업 (IITP) 22.05.02
댓글목록
등록된 댓글이 없습니다.
News
POSTECH BEVIL LABNews