• 목록

포스텍 전자전기공학 박사과정 서재영 (지도교수: 김병섭 교수)가 ISSCC 2022에 발표된

“A 20-Gb/s/pin 0.0024-mm2 Single-Ended DECS TRX with CDR-less Self-Slicing/Auto-Deserialization to Improve Tolerance on Duty Cycle Error and RX Supply Noise for DCC/CDR-less Short-Reach Memory Interfaces”

논문의 우수성을 인정받아 포스텍-삼성전자 산학교류회 최우수논문상을 수상하였다. 

본 논문은 Short-reach 채널에서 Duty cycle correction (DCC) 및 Clock-and-data recovery (CDR) 회로 등의 고속 clocking 회로가 필요 없는 Data-embedded clock signaling (DECS) 송수신기 (TRX)를 제안하였다.

본 논문에서 제안한 DECS RX는 자동적으로 입력을 slicing 및 deserialization하여 별도의 CDR 등의 회로가 없이 데이터를 복구 할 수 있다.

또한, 자동적으로 복구된 넓은 horizontal eye로 인해 local RX clock의 엄격한 타이밍 조건을 완화하였다.

본 논문에서 제안된 DECS 송수신기는 DCC 및 CDR 등의 고속 clocking 회로 필요 없이 최대 속도 20 Gb/s/pin을 달성하였고,

데이터가 클럭 전압 레벨에 내장되어 있는 구조적 장점으로 인하여 duty cycle error 및 RX supply noise에  강하다는 장점이 있다. 

또한, 송수신기의 hardware area를 선행 연구들과 비교하여 최소 4.2 배 개선하였다는 의의가 있다.